Artikel pedia
| Home | Kontakt | Artikel einreichen | Oberseite 50 artikel | Oberseite 50 autors
 
 
Artikel kategorien
Letztes fugte hinzu
    Ms-access
   Instrumentation + schnittstellen
   Pc tuning - volle kraft voraus für ihr system
   Informatorische grundlagen
   Javascript
   Interne sortieralgorithmen - der kern der sache
   Plotter und sonstige drucker
   Frage 20 (rössl priska)
   Internet - programmierung
   Monitore
   Semesterarbeit und spezialgebiet für informatik
   Erörterungs zum thema
   Inhaltsverzeichnis
   Einführung in die entwicklung ganzheitlicher informationssysteme:
   Titel dokument
alle kategorien


  Speicherbausteine

Speicherbausteine  Neben der Cpu zählen Speicherbausteine zu den wichtigsten Bauteilen eines modernen PC.Ihre technische Ausführung sind bestimmen einen großteil der Performance eines Rechners. Speicher können werden allgemein in zwei Gruppen unterteilt - RAM & ROM. RAM = RandomAccessMemoryROM = ReadOnlyMemory Der Hauptunterschied beider Speicherarten liegt vorallem darin, dass der Inhalt von ROM Bausteinen nicht verändern läßt. Informationen in RAM Bausteinen lassen sich beliebig und ohne aufwendigen Schaltungstechnischen Aufwand verändern. ROM´s werden weiters in einige Untergruppen unterteilt die als Hauptunterschied aufweisen ob sich gelöscht und wieder beschreiben werden können.

Folgende Zusammenfassung soll einen Überblick über die gängigsten Speicherbausteine vermitteln.EPROM kann vom benutzer gelöscht und wiederbesch werden. PROM einmalige Programmierung vom Benutzer durchführbar ROM „hardcoded“ direkt vom Hersteller beschrieben ROM RAM DRAM billig,langsam benötit Refresh Elektronik SRAM teuer,schnell Platzaufwendig      Diese grobe Einteilung verschafft überblick über die wichtigsten Speicherbausteinarten. Wie man an obigen Skizze erkennt sind werden die RAM´s in zwei arten unterteilt, und zwar in SRAM´s und in DRAM´s. Das S bei dem SRAMs steht für Statisch. Read only Memory heißt, dass auf jedes Datenwort zugegriffen werden kann.

Unter Datenwort versteht man jede Menge Bits die bei einem einmaligem Zugriff gelesen/geschreiben werden. SRAMs speichern Information indem bistabile Kippstufen - FlipFlops in einen definierten Zustand versetzt werden. SRAM´s sind schnell sind jedoch vom Aufbau relativ aufwendig. Dynamische RAMs werden dem Wunsch nach immer größeren Integrationsdichten und niedriegem Preis gerecht. Eine einzelne Speicherzelle für ein Bit besteht im minimum nur mehr aus einem Transistor mit einem Condensator davor. Bei dynamischen CMOS Rams sind die 6 Transistor Zellen üblich.

Also der Schaltungstechnische Aufwand zur Speicherung eines Bits beträgt Die Information wird als Ladung gespeichert, und muß da es keine idealen Bauteile gibt immer wieder aufgefrischt werden. Der Kondensator hat eine größe von ca. 30-50 Femtofarad. Dieses Auffrischen der Ladung wird „refresh“ genannt. Der Refreh dauert natürlich Zeit in derkeine Information verarbeitet werden kann. Die Verfügbarkeit reduziert sich somit um ca.

2%. Diese Nachteil (aufwendig langsam) steht vorallem ein großrer Vorteil gegenüber - 4 mal so hohe Integrationshöhe als bei SRAMs bei gleichem Stromverbrauch.   Volgende Tabelle soll die Unterschiede hervorheben :         Kapazität [Bit] Zugfriffszeit [ns] Umprogrammierzeit [ns] DRAM 64k-16M 50->150 100-200 SRAM 16k-1M 10-100 2ß-150       ROM :   ROM´s sind wie schon erwähnt Read Only Memorys. Ihr Speicherinhalt bleibt auch nach dem auschschalten der Versorgungsspannung erhalten. Dieser Speicherinhalt kann nicht, oder nur durch eine besondere Behandlung gelöscht bzw. verändert werden.

Deshalb werden ROMs vorallem für Daten benutzt die selten verändert werden müssen. Bei einem PC ist dies zum Beispiel das BIOS das als ROM vorliegt, den Rechner hochfährt diverse Tests durchführt und das Betriebssystem startet. Dieser Code wird selten verändert werden müssen, und muss auch nach dem Abschalten eines Rechners boch bestehen bleiben, bieten sich verschieden ROM Bausteine an. Bei viel simpleren Geräten, wie Waschmaschinen Telefone werden diverse Daten oder Default Werte im ROM abgelegt. Der große Nachteil der ROM´s liegt darin dass deren Herstellung relativ aufwendig ist und nur in dementsprechenden Stückzahlen sinnvoll ist. Für die Entwiclkung dieser Bausteine werden besondere ROM verwendet die mittels einem dementsprechenden Programmiergeräts selbst programmiert werden können.

Die hat den Vorteil, daß man die Information bzw. den Code der in diesen enthalten sind testen kann, und sobald dieser zur Zufriedenheit aller funktioniert eine ROM Serie produziert werden kann. Solche Bausteine werden PROM genannt. Programmable Read Only Memory funktionieren so, daß bei der Programmierung dünne Leiterbahnen wie eine Sicherung durchgebrannt werden und so Inofrmation gespeichert wird. Allerdings kann so ein Baustein auch nur einmal beschrieben werden. Die teuere Variante ist das EPROM, Ereaseable Programmable Read .

.. welches beschreibbar und auch wieder löschbar ist. Meist kann die enthaltene Infiormation durch starkes UV Licht gelöscht werden. Diese Bausteine erkennt man daran, daß ihnen ein Aufkleber als Abdeckung es Sichtfenster aufgesetzt ist. Das EEPROM kann auch elektisch gelöscht werden .





.Electrical Ereaseable Porgrammable ROM. Alle diese Bausteine sind Tabellenspeicher deren Dateneingabe generell recht aufwendig ist.   RAM:   Read Only Memory erlaubt einen wahlfreien Zugriff auf Datenwörter. Weiters können während des Betriebes Datenwörter gelesen und geschrieben werden. Der gesamte Speicher ist durchnummeriert und kann über eine eindeutige Adresse abgerfuen werden.

Der Speicherinhalt geht allerdings verloren wenn die Versorgungspsannung abgeschalten wird. RAM´s werden auch als flüchtige Speicher bezeichnet. Dies kann jedoch mittels Pufferbatterie für einige Zeit verhindert werden. Für den Einsatz von RAM Bausteinen wurden spezielle kleine Platinen entwickelt die die Speicherchips enthalten. Diese sogenannten SIMM´s - Single In Line Memory Modules memorys sind in SMD Technik (Surface Mounted Deviec) ausgeführt Diese SIMMS gibt es in verschiedenen Ausführungen, bzw Speicherbausteingeschwindigkeiten und Pinanzahl der Bausteine. Im PC Bereich unterscheidet man zwischen 30 PIN 32 PIN und 72 PIN Simms.

Während 30 „pinnige“ SIMMs eher am aussterben sind finden heute fast nur mehr 72 PINs verwendung . 72 bit SIMMs sind 32bits breit, bzw. 36bit mit parity. Man unterscheidet noch zwischen sinlgle side und double side SIMMs. Die verwendetet Chips sind sogenannte Fast Page Mode DRAM´s.Man kann näherungsweise folgende Analogie festlegen       single side SIMMs 1MB, 4MB, 16MB, double side SIMMs 2MB, 8MB, 32MB   SIMM´s AUFBAU   30 PIN SIMM´s :                     1 - 36 37 - 72   EDO Ram hat das Gleiche Layout wie 72PIN Bausteine.

EDO bedeutet Extended Data Out und bietet Nachteile und Vorteile. Der Nachteil bei EDO ist der, daß EDO SIMMs nicht gleichzeitigschreiben und lesen können. Dieser Nachteil ist aber bei der derzeitigen PC Hardware nicht relevant. Der Hardwareunterschied ist nur eine reine Erweiterung der normalen DRAM Erweiterung. Normale DRAM verschenken wegen Schaltungstechnischer Mängel 50% ihrer Geschwindigkeit. Normale handelsübliche SIMMs werden mit DRAMs mit einer Geschwindigkeit von 60 ns oder 70ns geliefert.

Normalerweise greift die 486 CPU bei 72 PIN SIMMs mit 32bit Datenwortbreite zu. Double side SIMMS würde theoretisch einen 64bit Zugriff erlauben, da aber 486 aber nur 2 Row Adress Strobe Leitungen besitzt können trotzdem nur 32 bit accessed werden. Pentium Prozessoren greifen mit 64bit zu, wodurch aber immer 2 SIMMs gleicher Bauart verwendet werden müssen um 64 bit Zugriffe zu ermöglichen.   Allerdings hilft EDO Technology ist kaum spürbar, da diese Technik nur bei SRAM oder ASICS einen echten Geschwindigkeitsvorteil wirklich wirksam ist. Da die Herstellungskosten für Edo und normale DRAM SIMM ziemlich gleich hoch sind wird es in hinkunft nur mehr EDO SIMM Module geben.       VRAM   Bei Handelsüblichen VGA Karten, wird das zudarstellenden Bild in DRAMs gespeichert.

Das Problem das sich bei diesen DRAMs aber stellt ist, daß CPU und Hardware die DRAMs auslesen muß. Der Hardware Zufgriff nennt man „display refresh“. Alte Boards habe diese Problem durch Time sharing - also eine Art Zeitmultiplexverfahren gelöst. VRAMs sind normale DRAMs mit ein paar Zusatzpspins die die Bandbreite von DRAMs fast verdoppeln   168 PIN DIMM   Layout :           DIMM steht für Dual InLine Memory Module und ist mit 85 PINs auf der Vorderseite und Hinterseite Diese 85 Pins erlauben einen schnellen Datenbus. Die Kapazität der DIMMs ist um vieles höher als normale SIMMs und es ist nur nötig ein einziges DIMM im System zu installieren. Es gitb DIMMs von 4Mb bis zu 168Mb und in Geschwindigkeiten von 50,60 und 70ns.

Die Datenwortbreite beträgt 64bit keine Parity - und 72bit mit Parity.     SO-DIMM       SDRAM     Der Speed von DRAMs reichen vollkommen für Workstations im Geschwindigkeitsberreich von 166 bis 200 MHz. Für Server oder für Multitaskingbetriebsystheme wird aber der Cache Mechanismus immer ineffektiver wordurch viele Speicherzugriffe nötig werden. Der Cache Mechanismus der die unzulänglichkeit der DRAMs verbarg versagt. SDRAMS sind physikalisch eigenständig und unabhängig von DRAMs, sind jedoch noch immer Dynamisch und benötigen einen Refresh.   Würde man SDRAMs mit 100Mhz betreiben ergäbe sich eine Zugriffszeit von 10ns !.

                                            Bei RAM unterscheidet man zwischen zwei verschiedenen Fehlern, permanente und flüchtige Fehler. Permanente Fehler auch Hard Errors genannt sind echte physikalische Fehler im Chip oder in der Ansteuerlogik . Soft errors sind nicht reproduzierbar und werden meist durch Alpha Strahlung oder Störimpulse verursacht. Man unterscheidet zwischen Motherboard noiseund interneal DRAM noise (alpha ciclie). Alpha Strahlung wird von den leicht radioaktiven Plastikgehäusen ausgestrahlt.   Es sollen hier nun ein paar Verfahren zur Fehlerminimierung vorgestellt werden.

  Paritätsbit   Das Pariti bit pder Paritätsbit ist das einfachste Verfahren der Fehlererkennung und besteht in der Übertragung eines zusätzlichen bits zur Fehlererkennung. Man kann gerade oder ungerade Parität festlegen. Je nachdem die Anzahl der Nullen oder Einsen in einem Datenwort gerade oder ungerade ist wird das Paritätsbit gesetzt oder gelöscht. Ein Methode zur Generierung eines solchen Bits wäre die Berechnung eines einer Quersumme - bzw. Modulo 2 . Zur Fehlererkennung speichert man diese Bit mit den Datenbits ab.

Wird nun diesess Datenwort gelesen bildet man erneut die Parität und überprüft das neu Errechnete mit dem alten Bit. Man kann dadruch einen Fehler bei einer Änderung eines Bits einen Fehler erkennen. Bei einer Änderung von mehreren bits ist dieser Algorytmus nicht mehr aussagekräftig.   Hamming Code   Der Hamming Code basiert darauf den Parity bit Algorythmus jedopch verwendet der Hamming code kann einzelnen Fehler erkennen und (!) lokalisieren. Hamming gibt für die jeweilige Zahl der Datenbits in einer Tabelle an wieviele Bits zu Verschluesselung notwendig sind um einen Einzelfehler zu lokalisieren. Ein sogenannter Syndrom Generator generiert die Paritybits.

Ein Syndrom Decoder analysiert diese Bits und gibt an welche Bits korrigiert werden muß.     Für Pentium Processoren unterstützen ECC - Error Correction Circuits der allerdings nur funktionert wenn die SIMMs mit Praity Funktion ausgestattet sind. ECC kann Soft Errors nicht nur entdecken sondern auch ausgebessern. Allerdings ist interessant , daß die neuen TRITON Chipsätze von Intel keine Memory Erros entdecken kann.                                    

Suchen artikel im kategorien
Schlüsselwort
  
Kategorien
  
  
   Zusammenfassung Der Vorleser
   sachtextanalyse
   interpretation zwist
   Fabel interpretation
   literarische charakteristik
   interpretation bender heimkehr
   felix lateinbuch
   interpretation der taucher von schiller
   textbeschreibung
   charakterisierung eduard selicke


Anmerkungen:

* Name:

* Email:

URL:


* Diskussion: (NO HTML)





Partner: www.litde.com | impressum | datenschutz

© Copyright Artikelpedia.com