Artikel pedia
| Home | Kontakt | Artikel einreichen | Oberseite 50 artikel | Oberseite 50 autors
 
 
Artikel kategorien
Letztes fugte hinzu
    Ms-access
   Instrumentation + schnittstellen
   Pc tuning - volle kraft voraus für ihr system
   Informatorische grundlagen
   Javascript
   Interne sortieralgorithmen - der kern der sache
   Plotter und sonstige drucker
   Frage 20 (rössl priska)
   Internet - programmierung
   Monitore
   Semesterarbeit und spezialgebiet für informatik
   Erörterungs zum thema
   Inhaltsverzeichnis
   Einführung in die entwicklung ganzheitlicher informationssysteme:
   Titel dokument
alle kategorien


  Aufbau und struktur digitaler rechenanlagen

Aufbau und Struktur digitaler Rechenanlagen     Einführung Rechenarchitektur: Begriffserklärung und Definition Teilbereiche und Ebenen der Rechenarchitekturen Teilbereiche: Struktur, Organisation, Implementierung, Leistung Ebenen: Globale Systeme / Maschinenbefehlsebene / Mikroarchitekturebene Wechselwirkung zu anderen Disziplinen Betriebssysteme, Hardware - Entwurf, Comilerbau / Softwaretechnik, Software Entwurf Aufgabe der Rechenarchitektur Ziele der Rechenarchitekturen   Der klassische Universalrechner nach von Neumann Grundbestandteile und Struktur eines von Neumann-Rechners CPU - Bestandteile u. Struktur Arbeitsweise der CPU Von - Neumann Rechner 1. (SISD), 2. Speicher kontextabhängig, 3. D/B in gleichen Speicher Speicher Folge von addressierbaren Zellen Busse (MAR / MBR), (Adreßbus / Datenbus), Steuerleitung, Speicherbus, E/A Bus I/O Einheit, Interrupt   Das Rechenwerk Addierer Halbaddierer Volladdierer Parallele Datenübertragungslogik BCD-Zahlen   Subtraktion Addition / Subtraktion von Fließkommazahlen   Leistungsbewertung von Rechnern Warum ? Leistungsbewertung   CPI –Leistung   CPU –Performance   1/Durchsatz=Ausführungszeit/Programm=NIT+CPI+CCT   NIT   CCT   MFLOPS =Gleitkommeroperation /Ausführungszeit Speicher – System Bewertungsmodell   Speicherbreite = max. Durchsatzrate   1/ Leistung SBV =CPI*CCT+(Speicherbedarf [S]*Speicherzugriffszeit [TS])   CISC - Prozessor S=8,6 Bytes/Befehl RISC – Prozessor S=4 Bytes/Befehl   Speicherbandbreite [ Bytes / S ]= Leistung [INSTR / S] / S   Adreßpipelining Überlappen von Adressen- und Datenbereitstellung (EDO-RAM) Burstmodus Adresse wird in Cache abgelegt, CPU ließt automatisch die nächsten 4 Bytes in Cache Interleave Memory Speicherverschränkung / paralleles Banking Getrennte Busse für Befehle und Daten Caches zwischen Prozessor und HS   Effizienz von Parallelrechnern   SPEEDUP MIMD ( MULTI INSTRUCTION MULTI DATA) SIMD ( SINGLE INSTRUCTION MULTI DATA) SN= Zeit für serielles Programm / paralleles Programm   Programmabhängiges Leistungsmodell TPROG=NIT*CPI*CCT Leistungsmessung durch Benchmarkprogramme WHETSTONE DRYSTONE LINPACK SPEC – BENCHMARKS Weitere Benchmarks   Evalution, Modelling und Simulation von Rechnern   Hard – und Softwaremonitore Simulationen und verkehrstheoretisches Modell   Steuerwerk und Mikroprogrammierung Aufgaben des Steuerwerkes und prinzipieller Befehlsaufbau Adressierungsmodi Registerstruktur, Befehlsstruktur und Adressierungsarten des Motorola 68020      

Suchen artikel im kategorien
Schlüsselwort
  
Kategorien
  
  
   Zusammenfassung Der Vorleser



   sachtextanalyse
   interpretation zwist
   Fabel interpretation
   literarische charakteristik
   interpretation bender heimkehr
   felix lateinbuch
   interpretation der taucher von schiller
   textbeschreibung
   charakterisierung eduard selicke


Anmerkungen:

* Name:

* Email:

URL:


* Diskussion: (NO HTML)





Partner: www.litde.com | impressum | datenschutz

© Copyright Artikelpedia.com